O painel de exibição fabricado pelo visor de cristal líquido LCD é amplamente utilizado em equipamentos militares. Este projeto adota o FPGA Spartan-3E como o hardware. O LCD de 2 & TImes e 16 caracteres incorpora um controlador gráfico Sitronix ST7066U para perceber o caráter ou o caractere chinês do display LCD. Exibição em tela cheia, exibição móvel em tela cheia e exibição de caractere único na tela. Todas as funções são implementadas na linguagem VHDL para atender aos requisitos de exibição de LCD e obter uma variedade de efeitos de exibição.
Devido ao seu tamanho pequeno, peso leve e baixo consumo de energia, os monitores LCD de cristal líquido têm uma ampla gama de aplicações. Por exemplo, como painéis de exibição para aeronaves, tanques e navios, o espaço ocupado pelo monitor CRT original pode ser reduzido, o peso do dispositivo pode ser reduzido e a mobilidade pode ser aprimorada.
Este design usa um LCD de caracteres com um controlador gráfico Si.tronix ST7066U incorporado na placa de desenvolvimento Spartan-3E, que implementa: (1) Exibição de caractere único em qualquer posição e exibição de tela inteira e em tela cheia de caracteres; (2) A exibição de caracteres personalizados (caracteres) e a exibição de movimento em tela cheia de caracteres individuais. Entre eles, o controlador gráfico [1] é responsável por receber comandos e dados de controle e enviá-lo para o display LCD.
1 Controlador gráfico Sitronix ST7066U
O controlador possui três espaços de armazenamento internos, DD RAM, CGROM e CG RAM, que devem ser inicializados antes de enviar dados.
(1) DD RAM (exibir dados RAM)
O código do caractere é armazenado. Fisicamente, o DD RAM tem um total de 80 posições de caracteres, cada linha tem 40 caracteres, mas somente 16 podem ser exibidos e os 24 restantes não são exibidos. Antes de ler ou escrever, o contador de endereços precisa ser inicializado. O contador de endereços pode ser mantido constante ou incrementado ou decrementado automaticamente em 1 após a leitura ou gravação.
(2) ROM CG (ROM do Gerador de Caracteres)
Um bitmap de fonte contendo cada caractere pré-determinado.
(3) CG RAM (RAM do gerador de caractere)
Contém bitmaps de caractere personalizado de 8 bits. Cada bit de caractere personalizado consiste em 5 pontos em bitmaps de 8 bits. O uso específico é o mesmo que o DD RAM.
1.1 Sinais de Interface com FPGA
Os sinais da interface LCD e FPGA [2] são: (1) sinal de habilitação LCD_E; (2) registra o sinal de seleção LCD_RS; (3) sinal de controle de leitura / gravação LCD_RW; (4) quatro linhas de dados LCD e linha de dados StrataFlash SF_D Reuse 11: 8.
1.2 Análise de Tempo
O valor de dados de SF_D 11: 8, LCD_RS, LCD_RW deve ser estabelecido e estável pelo menos 40 ns antes que LCD_E seja alto, e LCD_E permaneça alto por pelo menos 230 ns. Em muitas aplicações, o LCD_RW é sempre baixo porque os dados não são normalmente lidos no visor.
Conforme mostrado na Figura 1, os dados são transmitidos no formato de 8 bits e são divididos em 4 bits altos e 4 bits baixos. Os primeiros 4 bits altos e depois os 4 bits baixos têm um intervalo de pelo menos 1us. Uma operação de gravação de 8 bits tem um intervalo mínimo de 40 us antes da próxima comunicação, e o atraso precisa aumentar para 1.64 ms após o comando clear.
Design LCD LCD baseado em FPGA
Figura 1 diagrama de temporização de interface de LCD de caracteres
2 design de exibição de dados
2.1 Fluxograma
Como mostrado na Figura 2, a exibição de dados do LCD inclui inicialização, exibição da configuração, gravação de dados no visor e o endereço inicial deve ser definido antes da gravação dos dados.
Design LCD LCD baseado em FPGA
Figura 2 Fluxograma do display LCD
O cristal da placa de desenvolvimento é de 50 MHz.
